不挂科搜题免费

问题:

Verilog HDL的模块端口定义用来声明电路设计模块的()和()。

答案:

输入端口;输出端口